Отправлено 15 Май 2006 - 04:45
Что, со схемотехникой совсем никак?
Я не знаю, какая организацию РФ7 и РТ12, поэтому выскажу общие соображения.
Необходимую разрядность шины данных Nd набираешь параллельным включением ПЗУ, а необходимый объем (раязрядность по шине адреса) Na набираешь включением групп ПЗУ, при этом разрядность наращивается использованием входа CS и дешифратора.
Например:
1. есть РФ5, организация 2К*8, нужно получить 128К*16.
Nd=16, кол-во ПЗУ для организации 16 бит 16/8=2
Na=128, 128/2=64, следовательно шина данных будет выглядеть так:
младшие адреса (11 разрядов) разводятся параллельно на все адресные входы РФ5, старшие адреса поступают на дешифратор
6->64, выходы дешифратора поступают на входы CS РФ5.
Итого потребуется 64*2=128 микросхем РФ5 и дешифратор.
Готового такого нет, поэтому придется сочинить его из дешифраторов
4->16, или 3->8
Аналогично делается и для РТ.
P.S. Схем рисовать не буду, тут уж сам соображай.